PATENT ABSTRACTS OF JAPAN

(11)Publication number:

03-057310

(43) Date of publication of application: 12.03.1991

(51)Int.CI.

H03F 3/343

(21)Application number : **02-196059**

(71)Applicant : SONY TEKTRONIX CORP

(22)Date of filing:

24.07.1990

(72)Inventor: FUIRITSUPU ESU

KUROSUBII

(30)Priority

Priority number : **89 384388**

Priority date : 25.07.1989


Priority country: US

(54) CURRENT AMPLIFIER

(57)Abstract:

PURPOSE: To obtain a current amplifier whose frequency response is improved with less interconnection by using an independent current path of an emitter current for the current amplifier so as to reduce the attenuation in a high frequency current.

CONSTITUTION: An emitter current of transistors(TRs) 24a and 26a, and 24b and 26b is not summed but used for an input of a current mirror circuit of the next stage and undesired connection is removed, then the hand width of the circuit is increased. Then the phase of the emitter current of the independent current mirror circuit is shifted to other current mirror due to a collector-base capacitance, parasitic resistance and capacitance of other TRs or



other causes at high frequencies. Thus, local cancellation is caused to high frequency components of the summed emitter current to decrease the band width. The current amplifier is a current amplifier more excellent than a current mirror or a cascade current amplifier in the frequency response of the current amplifier by means of the computer simulation.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision

Best Available Copy

of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑩ 日本国特許庁(JP)

⑩特許出願公開

◎ 公開特許公報(A) 平3-57310

fint. Cl. 5

識別配号

庁内整理番号

@公開 平成3年(1991)3月12日

H 03 F 3/343

8326--5 J

審査請求 未請求 請求項の数 1 (全6頁)

電流増幅器 **公発明の名称**

> 20特 至 平2-196059

願 平2(1990)7月24日 金出

優先権主張

1989年7月25日 日本 (US) 1989年7月25日 日本 (US) 1989年7月25日 日本 (US) 1989年8月19日 | 1989年8月 | 1989年8月

フィリップ・エス・ク @発明者 ロスピー

アメリカ合衆国オレゴン州97219 `ポートランド サウス

ウエスト ターウイリンガー・プルバード 12401

の出願人 ソニー・テクトロニク 東京都品川区北品川5丁目9番31号

ス株式会社

1. 発明の名称

電流增幅器

2. 特許請求の範囲

入力端が増幅器ベース端に結合され、出力端が 増幅器コレクタ端に結合され、第1及び第2エミ ッタ帽を有する第1電流ミラーと、

入力媒が上記第1電流ミラーの第1エミッタ場 に結合され、出力端が上記増幅器コレクタ編に結 合され、1対のエミッタ浴が増幅器エミッタ欄に 結合された第2世頃ミラーと、

入力網が上記第1電流ミラーの第2エミッタ機 に結合され、出力機が上記増展器コレクタ場に結 合され、1対のエミッタ端が上記増幅器エミッター 畑に結合された第3 電流ミラーとを具えた電流増 석 뭥.

3. 発明の詳細な説明

[産業上の利用分野]

本発明は、電流増模器、特に、カスケード電流 ミラー増幅器に顕する。

[從来の技術]

第4回に示す従来の電流ミラーは、一般に、果 積回路形式かディスクリート形式の増幅器や、パ イアス回路に用いられている。 入力トランジスタ 16のベース及びコレクタは、共通結合しており、 入力増10の入力電流を受ける。 出力トランジス タ18のペースは、入力トランジスタ16のペー スに結合している。 出力トランジスタ18のコレ クタは、出力電流を出力端12に供給する。トラ ンジスタ16及び18のエミッタは、共通結合し て、エミッタ蝶14に接続する。このエミッタ蝶 14は、接地、定電圧原又は他の回路に結合する。 第4回のこの電流ミラーの利得は、約1である。 代わりに、第4回の電流ミラーを電流利格がほぼ 1の毎低トランジスタとみなしてもよい。 この場 合、入力購10がペースであり、出力増12がコ レクタであり、エミッタ購入4がエミッタである。 よって、以下、緑付図において、入力増10を増 福器ペース端と呼び、 出力端12を増幅器コレク タ蝎と呼び、エミッタ蝎14を増幅器エミッタ蝎

と呼ぶ.

電観ミラーの利得を増加する従来の方法を第5 図に示す。この回路において、出力トランジスタ 20及び22を出力トランジスタ18と並列に結 合する。したがって、この電流増組器の利得は、 3である。よって、電流利得が3のトランジスタ と等低になる。

[発明が解決しようとする課題]

しかし、 第 5 図の電流増幅器では、 出力トランジスタを並列に付加して電流利得を増やすので、 対応する - 3 d B ローフォフ周波数が低下する。

周波数応答特性を改善したカスケード電流増組 割を第6回に示す。この回路において、トランジスタ16及び18を含む第1電流ミラーからのエミッタ電流は、入力トランジスタ24及び出力トランジスタ26を含む第2電流ミラーへの入力を なる。第1電流ミラーからのエミッタ電流は、増 器ペース 410 での入力電流の2倍なので、トランジスタ16及び18の2倍に選択する。トランジスタ

18及び26のコレクタは互いに結合され、増留器コレクタ場12に接続されるので、第6回に示す増留器の電流利得は3となる。すなわち、電流利得が3の等価トランジスタとなる。第6回に示す回路は、第5回に示す回路と、利得は同じだが、その春城幅は大幅に改善されている。

第6図の電流ミラー増幅器は、いくつかの電流ミラーを用いてカスケードしてもよいが、 前段の電流ミラーのエミッタ電流が次段の電流ミラーの 入力に向けられる。 かかる構成においては、 各部 投入 の電流ミラーの 2 倍にする。 N 段の電流ミラーでは、総合電流利得が 2 N + 1 になる。

野 5 図の従来回路よりも周波数応答が改修された第 6 図の回路には、不必要な接続がある。 その結果、 最善の周波数応答が得られず、 無額回路又は回路基板のレイアウトが難しい。 また、 使用する素子が正確に一致していないと、 電位電流が集中してしまう。 したがって、 周波数応答が最適で、レイアウトが簡単で、 電流の集中が減少でき、 相

互接続を少なくした階層電流増幅器が重まれてい ・ る。

したがって、本発明の目的の1つは、従来のカスケード電流ミラー増幅器よりも周波数応答が改善された電流増幅器の提供にある。

本発明の他の目的は、 シイアウトが簡単で、 必要とするクロスオーパの数を減らした電流増幅器の提供にある。

本発明の更に他の目的は、大きさの等しい素子を用い、電流集中の影響を最低にした電流増報器の提供にある。

[課屋を解決するための手段及び作用]

本発明によれば、世来のカスケード電流増幅器よりも相互接続の少ない電流増幅器を提供できる。この電流増幅器は、第1電流ミラー及と、第2電流ミラー及とを具えている。第1電流ミラー及は、入力端が増幅器ペース端に結合して入力電流を受け、出力機が増幅器コレクタ端に結合し、1対のエミッタ場を有する電流ミラーを存する。また、第2電流ミラー及は、第1電流ミラー及の各エミ

本発明の上述及びその他の目的は、以下の説明 及び部付留より明らかになろう。 なお、以下の実 施例は、本発明を限定するものではなく、当業者 が本発明を理解するためのものである。

[实施例]

第1回は、本発明の電流増幅器の原理的な風路

点線 1 5 を除去し、トランジスタ 1 6、 1 8、 2 4 a、 2 4 b、 2 6 a 及び 2 6 b の大きさが等しいと仮定すると、第 1 団は、電流利得が 3 の本発明による電流増幅器の第 1 実施例となる。

この低流増軽器は、入力電流を受ける増緩器へ

ース職10と、トランジスタ18、26a及び26bのコレクタからの分担電流を加算する増級器コレクタ幣12とを具えている。 第1電視ミラーは、増級器ペース網10に結合され、この電流・ラーの入力網を形成する相互接続のペース及えている。 この毎1電流ミラーは、 出力パイポーラ・スタ18を含んでおり、 このトランジスタ16のペースに結合され、コレクタは、 増級器コレクタ端12に結合された電流ミラーの出力網を形成する。

第2 電流ミラーは、入力トランジスタ 2 4 a 及び出力トランジスタ 2 6 a を含んでおり、第3 電流ミラーは入力トランジスタ 2 4 b 及び出力トランジスタ 2 6 b を含んでいる。第2 電流ミラーの入力端は、トランジスタ 2 4 a の結合したコレクタ及びペースであり、また、出力端は、トランジスタ 2 6 a のコレクタである。第3 電流ミラーの入力端は、トランジスタ 2 6 a のコレクタである。第3 電流ミラーの入力端は、トランジスタ 2 4 b の結合したコレクタ及びペースであり、また、出力端は、トランジ

スタ26bのコレクタである。第2電流ミラーの 入力解は、トランジスタ16のエミッタ畑に結合 し、出力増は、増幅器コレクタ幅12に結合し、 1対のエミッタ網は、増幅器エミッタ端14に結 合する。第3電流ミラーの入力増は、トランジス タ18のエミッタ畑に結合し、出力機は、増幅器 コレクタ側12に結合し、1対のエミッタ網は、 増幅器エミッタ路14に結合する。

第1回に示す電流増報器の利得は、3である。 1単位の電流が増報器ペース質10に流れると仮 定すると、1単位の電流がトランジスタ18のコ レクタに流れる。1単位の電流は、トランジスタ 16及び18の夫々のエミッタに流れ、トランジ スタ26a及び26bのコレクタに1単位の電流 を発生する。増幅器コレクタ端12にて、3単位 の電流が加算される。

本発明による電流増報器の他の実施例を第2回に示す。この実施例は、3つのカスケード接続部分、即ち、電流ミラー及を有しており、その利得は7である。この電流増報器は、増幅器ペース鋼

第2回より、一層大きな利得が望ましいならば、 後段に電流ミラーを付加できることが判る。電流 ミラーの最終段は、 N番目の電流ミラー段となる。 なお、 Nは、 3以上の整数である。 したがって、 N番目の電流ミラー段は、 N-1番目の電流ミラ 一段のもエミッタ側に対応する電流ミラーを含ん

でおり、この触流ミラーの各々の入力竭は、N-〕番目の電流ミラー及のエミッタ類の1つに結合 され、出ガ畑は、増幅器コレクタ塔12に結合さ れ、 1 対のエミッタ端は、 増幅器エミッタ端1 4 に結合されている。よって、N番目の電流ミラー、 即ち、第3電流ミラー段の入力増は、トランジス タ30 a、 30 b、 34 a 及び34 b の結合した ベース及びコレクタであり、これら入力端は、N - 1番目、即ち類2電流ミラー段のトランジスタ 26 a、24 a、24 b及び26 bのエミッタ鶏 に夫々結合されている。 同様に、N番目、即ち魚 3 電流ミラー段の電流ミラーの出力増は、トラン ジスタ28a、28b、32a及び32bのコレ クタであり、これら出力端は、 増幅器コレクタ蛸 12に結合されている。なお、各種流は、前段の 電流ミラー段からの出力と加算される。

第2図の電流ミラーにおいて、第1図の電流増 報器と同様に、多くの不要な接続が除去されている。よって、トランジスタ24a及び26aと、 24b及び26bのエミッタ関流は、第6図に示

た。以下の表は、第4及び第5回に示す従来の電流増幅器、第6回に示す加算カスケード電流増幅器、第1~第3回に示す本発明による電流増幅器における3dB原波数対電流利得を示すコンピュータ・シミュレーションの結果である。

従来の電流増幅器:

利得3: 83, 2 M H z

加算カスケード電流増幅器:

利得3: 124 M H z

本発明の電流増幅器:

利得3: 128MHz

従来の電流増幅器:

科博7: 42, 4 M H z

加算カスケード電流増幅器:

利得7: 95. SMHz

本発明の電流増幅器:

利得7: 102MHz

市販の2 N 3 9 0 4 型トランジスタのコンピュータ・モデルを用いた回路シミュレーションにより、電流増幅器の高周波応答を確認できた。 このコンピュータ・シミュレーションにより、 電流増幅器の周波数応答が、 従来の電流ミラーやカスケード電流増幅器よりも優れていることが確認でき

従来の電流増幅器:

利得15: 22. 4MHz

加算カスケード電流増幅器:

利得 15: 77.6 M H z

本発明の電流増幅器:

利得15: 84.6 MHz

本男明の更に他の特徴は、 集積回路又はディスクリート形式のいずれにおいても、 レイアウトが簡単なことである。 会分なエミッタ電流を加算せずに、 等しい大きさの兼子を用いているので、 クロスオーパの必要がなくなり、 レイアウトが簡単になる。 本男明では、 等しい大きさの妻子を用いてきることにより、 使用するディスクリート・トランジスタが安価なものでよい。 しかし、 本発明でなければ、 高価なパワー素子や集積回路を、 高価な冷却手段と共に用いなければならない点に留意されたい。

本発明の他の利点は、第5回に示す従来の電流 ミラーでの電流集中を減らせることである。N+ 1個(Nは電流ミラーの科科)の素子の代わりに、わずか2個の素子の特性を一致させるのみでよいので、電流集中の間壁がなくなる。電流集中を減らす1つの方法は、電流ミラーの最終限の総べてのトランジスタと増軽器エミッタの機工を安定化してある。 第5 図の従来回路では、 越べての妻子を安定化しる電流 増塩器では、 わずか M / 2 + 1 個 (M は、 回路内の素子の総数)の素子のみを安定化させればよいことに留意されたい。 よって、 トランジスタ 2 6 a、 2 4 a、 2 4 b 及び 2 6 b のエミッタ 域 増 器エミッタ 増 1 4 間に、 エミッタ 安定化抵抗器 3 6 a、 3 8 a、 3 8 b 及び 3 6 b を 直列に押入

本発明の好意な実施例について上述したが、当 葉者には、本発明の要旨を透脱することなく、程 々の変形変更が可能なことが明かであろう。例え ば、トランジスタは、適切なパイアスを用いるな らば、集積回路や、ディスクリートや、PNPや、 NPNや、エンハンスメント・ゲートドETの知 き他の 3 爆 素子でもよい。 さらに、 本発明を 2 つのトランジスタ 電流ミラーの 階層 構造で構成する ならば、 任意の形式の電流ミラー、 例えば、 ワイドラー 電流ミラー、 ウィルソン 電流ミラー、 又は ペース 電液補償電流ミラー を用いてもよい。 また、増租器エミッタ機 1 4 を接地しても、 電圧 出力 母 他の回路ノードに 結合してもよいし、 電圧出力 母 として用いてもよい。

[発明の効果]

したがって、本発明の電流増幅器によれば、従来のカスケード電流ミラー増幅器よりも周波数応答を改善でき、レイアウトが簡単になり、必要とするクロスオーバの数を対らせる。また、大きさの等しい菓子を用い、電流の集中の影響を最低にできる。

4. 図面の簡単な説明

第1回は、本発明による電流増組器の第1実施 例の回路図、

第2回は、本発明による電流増幅器の第2実施

例の回路図、

第3図は、本発明による電視増報器の第3実施 例の回路図、

第4回は、従来の電流ミラーの囲路図、

第5回は、電流利得が3である従来の電流ミラーの回路原

第6回は、電流利器が3で、周波数数応答を改善した従来のカスケード電流ミラーの回路回である。

10:増報器ペース構

12: 増額器コレクタ環

14: 増幅器エミッタ環

特許出願人 ソニー・テクトロニクス株式会社




FIG.1




FIG. 2




FIG. 3




FIG.5




FIG. 4




FIG. 6